# 1 Verilog 模块

```{toctree}
:maxdepth: 2

1.1 模块的基本概念
1.2 Verilog 模型描述方式
```